📰 研报摘要
查看全文 ➔摘要： 本次电话会重点解读了半导体行业的新指导原则——“韬定律”V2 版。其核心是通过“时间微缩”替代传统的“几何微缩”，利用逻辑折叠（Logic Folding）、UB 统一总线协议和 HiOne 高密度近封装光学 I/O 引擎，在 DUV 受限条件下实现芯片性能的突破，目标在 2031 年使华为芯片性能可与 1.4nm 制程相抗衡。
行业主线：
- 技术路径演进：从传统的先进制程堆叠转向“逻辑折叠”技术，通过物理折叠缩短信号传输时间，提升晶体管密度和主频，旨在解决 DUV 工艺下的性能瓶颈。
- 系统化算力升级：通过 HiOne 光学引擎实现电光即时转换，打破铜线传输限制，使 AI 算力集群规模可扩展至万卡量级；UB 统一总线则实现全域统一内存管理。
关键变化与分歧：
- 设计维度升级：芯片设计需从 2D 平面转向 3D 立体，这对 EDA 工具的布局布线算法、时序分析及 IP 库的定制提出了颠覆性要求。
- 核心瓶颈转移：随着逻辑折叠的应用，散热成为最大挑战，单位面积功率密度大幅提升，需通过棋盘式交错排列和新型界面材料解决。
受益方向与风险：
- 受益方向：利好国内晶圆代工（定制器件）、先进封装设备与封测（薄膜沉积、晶圆减薄）、光互联（光芯片、激光源）、国产 EDA 及存算一体相关企业。
- 核心风险：先进封装对齐精度及良率突破不及预期、散热方案无法有效支撑高功率密度、EDA 工具链改造周期过长。