CPO 上游及半导体晶圆制造投资逻辑交流纪要

摘要： 本次交流主要探讨 AI 算力驱动下 CPO 上游光芯片、硅光平台以及半导体晶圆制造的投资机会，重点分析了 EML 芯片的迭代进展、硅光量产预期以及晶圆厂在 3D 堆叠/逻辑折叠趋势下的核心价值。

行业主线：

1. CPO 上游增长逻辑：随着 CPU 算力需求激增，光模块进入从 1 到 N 的放量阶段，重点关注 CW 光源和 EML 芯片。其中 100G EML 已通过部分下游验证，200G 处于验证阶段，且硅光占比提升将带动 CW 用量增加。
2. 晶圆制造逻辑演进：提出“掏策略”（逻辑折叠/3D 堆叠），认为在先进制程受限的情况下，通过成熟制程的系统级协同（如混合键合）可提升效率，这将使晶圆厂承担更多原属于封装厂的环节，提升其价值量。

关键变化与分歧：

1. 硅光平台预期：市场开始锚定硅光高景气赛道下的代工逻辑，特别是 8 英寸硅光量产平台以及 SOI（绝缘体上硅）等前沿方向的商业化落地。
2. 算力开支上修：大厂算力资本开支预期大幅上调，带动国产算力芯片及超节点（PCIe 交换芯片）的需求预期。

受益方向与风险：

1. 受益方向：具备 100G/200G EML 研发能力的龙头、拥有全产业链布局的硅光平台、以及能够承接 3D 堆叠需求的晶圆制造厂。
2. 核心风险：下游验证进度不及预期、市场风险偏好波动、国产化替代节奏不确定。