📰 研报摘要
查看全文 ➔摘要： 本次会议由浙商证券组织，重点讨论了华为提出的半导体“韬定律”及其对未来芯片设计与制造的深远影响。会议认为，半导体发展正从追求平面尺寸微缩的“摩尔定律”转向追求时间常数缩减的“韬定律”，这将驱动三维堆叠和逻辑折叠技术的普及。
行业主线：
- 核心逻辑转变：不再以晶体管尺寸为唯一标准，而是以时间常数 $\tau$（涛）作为统一指标，通过压缩时间损耗来提升性能。
- 技术路径演进：从单纯的平面微缩转向依靠封装互联、三维堆叠等工艺创新实现“时间萎缩”，要求IC设计、制造、系统架构进行协同优化。
关键变化与分歧：
- EDA工具重构：现有EDA工具主要服务于平面芯片，未来需要开发支持跨层划分电路、考虑垂直互联电阻电容的全新EDA工具链。
- 工艺精度要求提升：混合键合（Hybrid Bonding）间距需控制在 2$\mu$m 以内，TSV 硅通孔关键尺寸需小于 1.5$\mu$m，对设备精度提出了更高要求。
- 散热与功耗挑战：逻辑堆叠导致功耗增加，需引入背面供电、存内计算等核心工艺。
受益方向与风险：
- 受益方向：重点关注混合键合设备、TSV 刻蚀与电镀、减薄工艺、量测检测设备以及配套的半导体前驱体、靶材和 EDA 软件。
- 核心风险：产业需求不及预期、技术迭代节奏慢于预期。